AMD, D램·연산칩 한 패키지에…"온보드 한계 넘는다"

AMD가 D램을 연산칩 옆에 붙인 이유는?

AMD가 저전력 D램(LPDDR5X)을 연산 프로세서와 같은 패키지 안에 통합한 2세대 버설 프리미엄 메모리 온 패키지(MoP) 적응형 SoC를 공개했다. 칩과 메모리를 보드 위에서 배선으로 잇던 온보드 구조의 한계를 패키지 내부 통합으로 넘어서겠다는 전략이다. 보드 면적은 온보드 대비 60% 줄고 성능은 13% 개선되는데, 물리적 거리가 짧아진 결과다. 올해 말 샘플을 공급하고 내년 하반기부터 양산에 들어간다.

amd-versal-gen2-memory-on-package-infographic

온보드 구조는 왜 한계에 부딪혔나?

기존 LPDDR 기반 시스템은 연산 칩과 D램이 물리적으로 떨어져 보드 위 배선으로 연결되는 온보드 구조를 써 왔다. 이 방식은 고속 메모리 신호를 보드 전체에 라우팅해야 해 설계와 검증이 복잡하고, 물리적 거리만큼 지연과 전력 손실이 생긴다. AI 연산 수요가 커지면서 더 많은 대역폭과 더 작은 보드가 동시에 요구됐지만, 온보드 배선은 두 조건을 함께 만족시키기 어려웠다. AMD의 MoP는 D램을 연산 다이 바로 옆 같은 기판에 얹어 이 거리를 없앤 접근이다.

Traditional on-board memory forces high-speed signals to travel across the board, adding latency and design complexity that AMD's in-package integration aims to remove.

MoP 구조는 무엇이 다른가?

MoP는 D램과 연산 프로세서를 단일 기판에 함께 패키징한 칩 구조다. 고성능 AI 칩이 인터포저 위에 GPU와 고대역폭 메모리(HBM)를 2.5D로 쌓는 방식과 개념이 닮았다. AMD는 JEDEC 표준 LPDDR5X 부품 네 개를 연산 다이 옆에 0.4mm 초미세 볼 간격으로 밀집 배치해 32GB 용량을 좁은 영역에 담았다. 패키지 안에 메모리 인터페이스가 이미 검증된 상태로 들어 있어, 복잡한 고속 배선 설계 없이 보드 개발과 검증 단계를 줄일 수 있다. 이는 통신·방산처럼 신뢰성과 공간 제약이 까다로운 분야의 요구에 맞춘 것이다.

MoP tightly packages four JEDEC LPDDR5X parts beside the compute die, echoing how HBM is stacked on high-end AI chips via 2.5D packaging.

성능과 사양은 어느 정도인가?

2세대 버설은 32GB LPDDR5X를 지원하며 초당 307GB 전송 대역폭을 구현한다. 시스템 보드 면적은 온보드 대비 60% 줄고, 성능은 13% 개선된다. 인터페이스로는 초당 64기가비트 속도의 CXL 3.1과 PCIe 6.0을 하드 IP로 통합해 AMD 에픽(EPYC) CPU와 결합 시 고속 데이터 이동을 지원한다. 메모리 성능은 최대 초당 9600메가비트 LPDDR5X와 CXL 메모리 확장으로 조절할 수 있다. 영하 40도에서 영상 110도까지 견디고 수명 주기는 15년으로, 메모리 단종(EOL)에 따른 재설계 부담을 크게 완화한다.

The device delivers 307GB/s of bandwidth from 32GB of on-package LPDDR5X, integrates CXL 3.1 and PCIe 6.0, and offers a 15-year lifecycle across a wide temperature range.

메모리 대란 속 어떤 의미가 있나?

2026년 메모리 시장은 HBM이 D램 웨이퍼의 상당 부분을 흡수하면서 레거시 LPDDR4·DDR4 공급이 빠르게 줄고 가격이 치솟는 국면에 있다. HBM의 짧은 데이터센터 중심 교체 주기에 임베디드·엣지 AI 시스템이 휘둘리는 구조에서, 15년 수명의 온패키지 LPDDR5X는 공급 안정성이라는 다른 축을 제시한다. AMD는 비바도·바이티스 개발 도구와 호환 설계 자산(IP)을 제공해 기존 고객이 재작업 없이 도입할 수 있다고 설명했다. 샘플은 올해 말, 양산은 내년 하반기로 예정돼 있어 실제 시장 검증은 2027년에 본격화될 전망이다.

Amid a 2026 memory crunch that squeezes legacy LPDDR supply, AMD's 15-year on-package memory positions supply stability as a key differentiator for edge and defense systems.

MoP는 AMD의 방어인가, 공격인가?

이번 발표를 뜯어보면 AMD가 노린 지점이 단순한 성능 향상이 아님을 알 수 있다. 핵심은 '공급의 자립'이다. 2026년 메모리 시장의 가장 큰 화두는 HBM이 D램 웨이퍼를 빨아들이면서 레거시 LPDDR과 DDR 계열이 만성적 품귀에 시달린다는 점이다. 데이터센터 밖에 놓인 임베디드·엣지·산업용 시스템은 이 소용돌이의 최대 피해자다. 몇 년을 내다보고 설계한 통신 장비나 방산 시스템이, 정작 탑재할 메모리가 단종되거나 할당에서 밀려 재설계에 내몰리는 일이 반복돼 왔다. AMD가 15년 수명 주기를 전면에 내세운 것은 이 통증을 정확히 겨냥한 메시지다.

기술적으로 보면 MoP는 완전히 새로운 발명이라기보다, 데이터센터에서 검증된 2.5D 패키징 문법을 임베디드 영역으로 번역한 결과에 가깝다. HBM처럼 값비싼 인터포저와 수직 적층을 쓰는 대신, 표준 JEDEC LPDDR5X를 연산 다이 옆에 밀집 배치하는 방식은 비용과 신뢰성 사이에서 현실적인 타협점을 찾은 선택이다. 대역폭 307GB/s는 데이터센터 HBM에는 미치지 못하지만, 애초에 겨냥하는 전장이 다르다. 통신 인프라, 전문 영상, VPX 방산처럼 '충분한 대역폭'과 '오래가는 공급'이 동시에 필요한 틈새가 AMD가 노리는 진짜 시장이다.

주목할 대목은 이 전략이 AMD의 CPU 사업과 맞물린다는 점이다. CXL 3.1과 PCIe 6.0을 하드 IP로 통합하고 에픽(EPYC)과의 결합을 강조한 것은, 버설을 독립 부품이 아니라 AMD 시스템 생태계의 한 축으로 묶으려는 포석이다. 즉 MoP는 메모리 대란을 방어하는 카드인 동시에, 임베디드 고객을 AMD 플랫폼에 더 깊이 붙들어 두는 공격 카드이기도 하다. 관건은 실행이다. 샘플이 올해 말, 양산이 내년 하반기인 만큼 실제 신뢰성과 수율이 확인되는 2027년이 진짜 시험대가 될 것이다. 국내 메모리·패키징 업계로서도 온패키지 LPDDR이라는 흐름이 HBM 일변도의 패키징 로드맵에 어떤 변수를 던질지 지켜볼 대목이다.

AMD's MoP is as much a supply-security play as a performance one—translating datacenter 2.5D packaging into the embedded world while locking customers deeper into its EPYC-and-CXL ecosystem.

자주 묻는 질문

Q. MoP는 HBM과 무엇이 다른가요?

HBM은 D램을 수직으로 쌓아 인터포저 위에 GPU와 함께 2.5D로 패키징하는 데이터센터 중심 기술입니다. MoP는 표준 LPDDR5X를 연산 다이 옆 같은 기판에 나란히 얹는 방식으로, 대역폭은 HBM보다 낮지만 15년 장기 공급과 넓은 동작 온도 등 임베디드·산업용 요건에 초점을 맞춥니다.

Q. 보드 면적이 60% 줄면 어떤 이점이 있나요?

보드 위 고속 메모리 배선이 사라져 설계와 검증이 단순해지고, 더 작은 폼팩터에 시스템을 담을 수 있습니다. 통신 장비, VPX 기반 방산 시스템, 전문 영상 편집 장비처럼 공간과 신뢰성 제약이 큰 분야에서 특히 유리합니다.

Q. 언제부터 실제로 쓸 수 있나요?

AMD는 올해 말 샘플을 공급하고 내년 하반기 양산에 들어간다고 밝혔습니다. 따라서 상용 시스템 적용은 2027년 하반기 이후 본격화될 것으로 보입니다.

Q. 기존 버설 고객도 바로 도입할 수 있나요?

AMD는 비바도, 바이티스 개발 도구 워크플로우와 호환 설계 자산을 제공해 기존 고객이 재작업 없이 기술을 도입할 수 있다고 설명했습니다. 패키지 안 LPDDR5X 인터페이스가 미리 검증돼 있어 메모리 배선 설계 부담도 줄어듭니다.