삼성전자, 세계 최초 10나노 이하 D램 워킹다이 생산 성공

삼성전자가 D램 '마의 10나노 벽'을 뚫은 이유와 의미는?

삼성전자가 세계 최초로 10나노 이하(9.5~9.7nm) D램 워킹다이 생산에 성공했다. '10a 공정'이라 불리는 이 성과는 4F스퀘어 셀 구조와 수직채널트랜지스터(VCT), IGZO 채널 소재를 결합한 결과다. 2026년 개발 완료, 2027년 품질 테스트, 2028년 양산을 목표로 삼성전자는 반도체 기술 주도권 회복에 나선다.

목차

• 배경
• 핵심 이슈
• 데이터·수치
• 전망
• 자주 묻는 질문

D램 10나노 벽이란 무엇이고 왜 중요한가?

D램 반도체는 회로 선폭을 줄일수록 같은 면적에 더 많은 셀을 집적해 성능과 전력 효율을 동시에 높일 수 있다. 업계는 1x → 1y → 1z → 1a → 1b → 1c → 1d 순서로 10나노대 세대를 밟아왔으며, 1d 이하 영역에서 평면(Planar) 구조의 물리적 한계가 드러나면서 '10나노 장벽'이라는 말이 생겼다. 세대 간 선폭 축소폭이 10% 미만으로 떨어지자 설계 구조 자체를 바꾸지 않으면 집적도 향상이 불가능한 상황이 됐다. 삼성전자는 4F스퀘어 셀 구조와 VCT 기술로 이 한계를 구조적으로 돌파하는 방향을 선택했다.

The DRAM "10nm barrier" refers to the physical scaling limits of planar cell structures below the 1d generation. Samsung broke through by combining 4F-square cell layout with Vertical Channel Transistors (VCT) — fundamentally redesigning the cell architecture rather than shrinking linewidths incrementally.

4F스퀘어와 VCT, 이 기술 조합이 핵심인 이유는?

기존 D램 셀 면적은 6F스퀘어(3F×2F 직사각형)였다. 삼성전자는 10a에서 이를 4F스퀘어(2F×2F 정사각형)로 바꿔 동일 다이 크기에서 셀을 이론상 30~50% 더 많이 넣을 수 있게 했다. 좁아진 면적 위에 트랜지스터와 커패시터를 수직으로 쌓는 VCT 기술을 결합했으며, 채널 소재는 기존 실리콘에서 IGZO(인듐갈륨아연산화물)로 교체해 누설 전류를 억제하고 데이터 보존 특성을 강화했다. 주변 회로(Peripheral)는 별도 웨이퍼에 구현 후 웨이퍼 간 하이브리드 본딩(PUC)으로 통합하는 방식이다. 삼성전자는 이 구조를 10a, 10b, 10c 세 세대에 걸쳐 활용할 계획이며, 10d부터는 3D D램으로 전환한다.

Samsung's 4F-square cell shrinks footprint by 30–50% versus the 6F-square baseline. VCT stacks the capacitor directly atop the transistor, resolving the density-versus-structure trade-off. IGZO channels replace silicon to suppress leakage current, a critical need at single-digit nanometer scales.

삼성·SK하이닉스·마이크론, D램 경쟁 현황은?

2025년 HBM 시장 점유율은 SK하이닉스 53%, 삼성 35%, 마이크론 11%로 SK하이닉스가 앞서 있다. 현재 양산 노드는 SK하이닉스가 1c(EUV 6층 이상 적용)로 가장 앞서 있으며, 삼성전자는 1b를 양산하면서 1c를 개발하는 단계다. 마이크론은 EUV 기반 1γ 노드에 집중하고 있다. 한편 중국 최대 D램 업체인 CXMT는 미국 수출 통제로 EUV 장비 반입이 불가능해 현재 최신 노드가 16nm에 머물러 있어 한국 업체와 두 세대 이상의 격차가 존재한다.

In current HBM market share, SK Hynix leads with 53%, Samsung at 35%, Micron at 11%. Samsung's 10a breakthrough — with a 2028 mass production target — is seen as its bid to reclaim technology leadership. Chinese rival CXMT remains capped at 16nm under US export controls, widening the gap further.

삼성전자 10a D램이 반도체 산업 지형을 어떻게 바꾸나?

삼성전자는 워킹다이 확보를 계기로 10a 개발·양산화에 속도를 낼 계획이다. VCT 구조는 그 자체로 3D D램의 기반 기술이기도 해, 향후 16층 3D D램으로 가는 '디딤돌' 역할을 한다. HBM 분야에서는 10a 공정의 고집적 셀이 스택 레이어당 용량을 늘려 HBM4E·HBM5 세대 경쟁력을 높여줄 것으로 분석된다. 삼성전자 평택 P5 라인의 2028년 가동과 맞물려, 시장 점유율 역전을 노린 중장기 기술 포석으로 업계는 해석하고 있다.

Samsung's VCT architecture serves as the technological foundation for future 16-layer 3D DRAM. The sub-10nm working die secures Samsung's roadmap toward HBM4E and HBM5 competitiveness, with the Pyeongtaek P5 facility set for 2028 production — timed to recapture HBM market share from SK Hynix.

자주 묻는 질문

Q. 워킹다이란 무엇인가요?

웨이퍼에서 잘라낸 칩(die) 중 설계대로 정상 작동하는 것을 말합니다. 개발 단계에서 워킹다이가 확인되면 설계와 공정 방향성이 맞다는 신호로 보며, 이후 수율 확보와 신뢰성 검증 단계로 진입합니다.

Q. IGZO 채널 소재는 무엇이 다른가요?

IGZO(인듐갈륨아연산화물)는 실리콘보다 누설 전류가 훨씬 낮고 고온에서도 데이터 보존 특성이 우수합니다. 셀이 극도로 좁아진 10나노 이하 영역에서 실리콘의 한계를 극복하기 위해 도입됐습니다.

Q. 중국 D램 업체는 왜 이 기술을 따라올 수 없나요?

10나노 이하 D램 공정에는 극자외선(EUV) 노광 장비가 사실상 필수입니다. 미국 수출 통제로 중국 기업은 ASML EUV 장비를 수입할 수 없어 현재 16nm 노드에서 구조적 한계에 직면해 있습니다. 삼성 2028년 양산 시점에는 격차가 더 벌어질 전망입니다.

Q. 삼성전자가 SK하이닉스보다 현재 뒤처져 있다는 의미인가요?

현재 HBM 시장 점유율과 최신 노드 양산에서는 SK하이닉스가 앞서 있습니다. 그러나 삼성전자의 10a 워킹다이는 2028년 양산을 위한 기술 주도권 회복 포석으로, "현재 뒤처짐 vs. 미래 앞서감"의 전략적 구도로 해석하는 것이 정확합니다.